FPGA-IPUG-02043-1.6 FIR 滤波器 IP 核

产品信息：

规格：

FIR 滤波器 IP 核设计用于 LatticeXP2，
LatticeECP3 和 LatticeECP5 FPGA 设备。它提供配置
针对不同的通道和抽头，以及不同的乘数
根据设备类型。

产品使用说明：

1.简介：

FIR 滤波器 IP 核是用于滤波信号的强大工具
在 FPGA 应用中。它提供有限脉冲响应滤波
增强信号处理任务的能力。

2. 简要事实：

LatticeXP2器件：

1 通道 64 个抽头，16 个乘法器
1 通道 24 个抽头，6 个乘法器
1 通道 48 个抽头，12 个乘法器
所需最低设备：LFXP2-5E
资源利用率：LUT – 211、sysMEM – 4、EBR – 250，
寄存器 — 1

设计工具支持：Lattice Diamond 3.10、Synplify Pro
F-2012.09L-SP1，Modelsim SE 10.2c，Active-HDL 8.2 Lattice
版

LatticeECP3器件：

4 通道 64 个抽头，1 个乘法器
1 通道 32 个抽头，32 个乘法器
1 通道 32 个抽头，8 个乘法器
所需最低设备：LFE3-35EA
资源利用率：LUT – 866、sysMEM – 32、EBR – 2041，
寄存器 — 64

设计工具支持：Lattice Diamond 3.10、Synplify Pro
F-2012.09L-SP1，Modelsim SE 10.2c，Active-HDL 8.2 Lattice
版

LatticeECP5器件：

4 通道 64 个抽头，1 个乘法器
1 通道 32 个抽头，32 个乘法器
1 通道 32 个抽头，8 个乘法器
所需最小设备：LFE5UM-85FEA
资源利用率：LUT – 248、sysMEM – 202、EBR – 201，
寄存器 — 2

设计工具支持：Lattice Diamond 3.10

常问问题：

问：FIR 滤波器 IP 核的用途是什么？

答：FIR 滤波器 IP 核旨在提供有限脉冲
FPGA 中信号处理任务的响应滤波功能
应用程序。

问：FIR 滤波器 IP 支持哪些 FPGA 系列
核？

答：FIR 滤波器 IP 核支持 LatticeXP2、LatticeECP3 和
LatticeECP5 FPGA 系列。

问：哪些设计工具与 FIR 滤波器 IP 兼容
核？

答：FIR 滤波器 IP 核可与以下设计工具一起使用：
Lattice Diamond、Synplify Pro、Modelsim SE 和 Active-HDL Lattice
版。

问：FIR 的资源利用要求是什么
在 LatticeECP5 设备上过滤 IP 核？

答：在LatticeECP5器件上，资源利用率包括
LUT – 248、sysMEM – 202、EBR – 201 和寄存器 – 2。

View Fullscreen

FIR滤波器IP核
用户指南
FPGA-IPUG-02043-1.6
2021 年 XNUMX 月
从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南

内容
本文档中的缩略词………………………………………………………………………………………………………………………………………….5 1. 简介……………………………………………………………………………………………………………………………………………………6 2. 快速事实………………………………………………………………………………………………………………………………………………..7 3. 特点………………………………………………………………………………………………………………………………………………9 4. 功能描述………………………………………………………………………………………………………………………………………………10
4.1. 接口图…………………………………………………………………………………………………………………………………….10 4.2. FIR 滤波器架构……………………………………………………………………………………………………………………………10
4.2.1. 直接式实现…………………………………………………………………………………………………………………….10 4.2.2. 对称实现……………………………………………………………………………………………………………………..11 4.2.3. 多相插值 FIR 滤波器…………………………………………………………………………………………………………..11 4.2.4. 多相抽取 FIR 滤波器………………………………………………………………………………………………………….12 4.2.5. 多通道 FIR 滤波器……………………………………………………………………………………………………………….12 4.3. 实现细节………………………………………………………………………………………………………………………….12 4.4.配置 FIR 滤波器核心……………………………………………………………………………………………………………………..13 4.4.1. 架构选项…………………………………………………………………………………………………………………….13
4.4.1.1. 系数规范……………………………………………………………………………………………………………………13 4.4.1.2. 乘法器复用因子…………………………………………………………………………………………………………14 4.4.2. I/O 规范选项………………………………………………………………………………………………………………15 4.4.2.1. 舍入………………………………………………………………………………………………………………………15 4.4.3. 实现选项……………………………………………………………………………………………………………………15 4.4.3.1. 存储器类型………………………………………………………………………………………………………………………15 4.5.信号描述…………………………………………………………………………………………………………………………………………..16 4.6. 与 FIR 滤波器 IP 核接口……………………………………………………………………………………………………………………17 4.6.1. 数据接口……………………………………………………………………………………………………………………………………..17 4.6.2. 多通道…………………………………………………………………………………………………………………………………..17 4.6.3. 可变插值/抽取因子……………………………………………………………………………………………………………..17 4.6.4. 可重载系数………………………………………………………………………………………………………………………………..17 4.7.时序规范………………………………………………………………………………………………………………………………..18 4.7.1. 适用于所有器件的时序规范………………………………………………………………………………………………..18 4.7.2. 适用于 LatticeXP2、 LatticeECP3 和 LatticeECP5 实现的时序规范………………………..19 4.7.3. 适用于 LatticeECP3 和 LatticeECP5 实现的时序规范………………………………………..20 5. 参数设置…………………………………………………………………………………………………………………………………..21 5.1. 架构选项卡……………………………………………………………………………………………………………………………………22 5.2. I/O 规格选项卡…………………………………………………………………………………………………………………………………………..24 5.3. 实施选项卡…………………………………………………………………………………………………………………………………………26 6. IP 核生成和评估……………………………………………………………………………………………………………………………..27 6.1. 许可 IP 核…………………………………………………………………………………………………………………………………..27 6.2. 入门指南…………………………………………………………………………………………………………………………………………..27 6.3. IPexpress 创建 File和顶层目录结构……………………………………………………………………………………………………31 6.4. 实例化核心……………………………………………………………………………………………………………………………….32 6.5. 运行功能仿真…………………………………………………………………………………………………………………….32 6.6. 在顶层设计中综合和实现核心………………………………………………………………………………….32 6.7. 硬件评估………………………………………………………………………………………………………………………..33 6.7.1. 在 Diamond 中启用硬件评估………………………………………………………………………………………………………33 6.8. 更新/重新生成 IP 核……………………………………………………………………………………………………………….33 6.8.1. 33. 在 Diamond 中重新生成 IP 核……………………………………………………………………………………………………………………6.9 34. 在 Clarity Designer 工具中重新生成 IP 核……………………………………………………………………………………………………………………6.10 34. 在 Clarity Designer 工具中重新创建 IP 核……………………………………………………………………………………………………………………………………35 参考文献…………………………………………………………………………………………………………………………………………………………36 技术支持帮助……………………………………………………………………………………………………………………………………………37 附录 A. 资源利用率……………………………………………………………………………………………………………………………………………3 LatticeECP37 器件…………………………………………………………………………………………………………………………………………………………XNUMX

2 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南
LatticeXP2 器件………………………………………………………………………………………………………………………………………….37 ECP5 器件……………………………………………………………………………………………………………………………………………….37 修订历史……………………………………………………………………………………………………………………………………………………38

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
数字
图 4.1. FIR 滤波器 IP 核顶层接口………………………………………………………………………………………………………………………….10 图 4.2. 直接型 FIR 滤波器…………………………………………………………………………………………………………………………………….11 图 4.3. 对称系数 FIR 滤波器实现……………………………………………………………………………………………………………….11 图 4.4. 多相插值器…………………………………………………………………………………………………………………………………….11 图 4.5. 多相抽取器……………………………………………………………………………………………………………………………………….12 图 4.6. 功能框图……………………………………………………………………………………………………………………………………………12 图 4.7. S 的抽头和系数内存管理ample FIR 滤波器………………………………………………………………..13 图 4.8. 具有连续输入的单通道、单速率 FIR 滤波器………………………………………………………………………….18 图 4.9. 输入有间隙的单通道、单速率 FIR 滤波器…………………………………………………………………………………18 图 4.10. 因子集信号……………………………………………………………………………………………………………………………18 图 4.11. 系数重新加载………………………………………………………………………………………………………………………………..18 图 4.12. 多通道单速率 FIR 滤波器（3 通道）…………………………………………………………………………………………19 图 4.13.图 3. 多通道（3 通道）插值器（因子为 19） …………………………………………………………………………………..4.14 图 3. 多通道单速率 FIR 滤波器（3 通道） ………………………………………………………………………………………………19 图 4.15. 多通道（3 通道）插值器（因子为 20） …………………………………………………………………………………..4.16 图 3. 多通道（3 通道）抽取器（因子为 20） ……………………………………………………………………………………..4.17 图 3. FIR 滤波器 IP 核接口的 Architecture 选项卡 ……………………………………………………………………………………………………3 图 20. FIR 滤波器 IP 核接口的 I/O 规范选项卡 ……………………………………………………………………………………………..5.1 图 22. FIR 滤波器 IP 核接口的 Implementation 选项卡 ………………………………………………………………………………………………5.2 图 24. IPexpress 对话框 ……………………………………………………………………………………………………………………………..5.3 图 26. Configuration 对话框 ……………………………………………………………………………………………………………………………..6.1 图 27. Clarity Designer 工具对话框 ………………………………………………………………………………………………………………………..6.2 图 28. Clarity Designer 目录选项卡………………………………………………………………………………………………………………………………..6.3 图 28. Fir 滤波器对话框……………………………………………………………………………………………………………………………….6.4 图 29. IP 配置界面………………………………………………………………………………………………………………………………………6.5 图 29. FIR 滤波器 IP 核生成的目录结构……………………………………………………………………………………………………….6.6
表格
表 2.1. 用于 LatticeXP2 器件的 FIR 滤波器 IP 核简介…………………………………………………………………………………….7 表 2.2. 用于 LatticeECP3 器件的 FIR 滤波器 IP 核简介…………………………………………………………………………………..7 表 2.3. 用于 LatticeECP5 器件的 FIR 滤波器 IP 核简介………………………………………………………………………………………..8 表 4.1. 不同配置的最大乘法器复用因子*…………………………………………………………………..15 表 4.2. 顶层端口定义…………………………………………………………………………………………………………………………….16 表 5.1. FIR 滤波器 IP 核的参数规范…………………………………………………………………………………………..21 表 5.2.架构选项卡…………………………………………………………………………………………………………………………………….23 表 5.3. I/O 规格选项卡………………………………………………………………………………………………………………………………25 表 5.4. 实现选项卡…………………………………………………………………………………………………………………………………….26 表 6.1. File 列表…………………………………………………………………………………………………………………………………………31 表 A.1. 性能和资源利用率 (LatticeECP3)* ………………………………………………………………………………………..37 表 A.2. 性能和资源利用率 (LatticeXP2)* ………………………………………………………………………………………..37 表 A.3. 性能和资源利用率 (LFE5U)* ……………………………………………………………………………………………..37

4 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

本文档中的缩略词

本文件中使用的首字母缩略词列表。

缩写

定义

冷杉

有限脉冲响应

FPGA

现场可编程门阵列

引领

发光二极管

最大极限

机器学习引擎

SDHC

安全数字高容量

标清

安全数字扩展容量

串行外设接口

贵宾

视频接口平台

USB

通用串行总线

神经网络

FIR 滤波器 IP 核用户指南

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
1. 简介
Lattice FIR（有限脉冲响应）滤波器 IP 核是一种可广泛配置的多通道 FIR 滤波器，使用 Lattice 器件中提供的高性能 sysDSPTM 模块实现。除了单速率滤波器之外，IP 核还支持一系列多相抽取和插值滤波器。可以通过指定用于实现滤波器的乘法器复用因子来控制利用率与吞吐量之间的权衡。FIR 滤波器 IP 核支持多达 256 个通道，每个通道最多有 2048 个抽头。输入数据、系数和输出数据宽度可在很宽的范围内配置。IP 核使用完整的内部精度，同时允许可变输出精度，并提供多种饱和度和舍入选择。滤波器的系数可以在生成时指定和/或在运行时通过输入端口重新加载。FIR 滤波器 IP 核也可以使用 Lattice FIR 滤波器 Simulink® 模型生成。有关 Simulink 流程的信息，请参阅使用 ispLEVER 教程进行 FPGA 设计。

6 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南

2. 简要事实

表 2.1 至表 2.3 简要介绍了 LatticeXP2TM、LatticeECP3TM 和 LatticeECP5TM 器件的 FIR 滤波器 IP 核。

表 2.1. LatticeXP2 器件的 FIR 滤波器 IP 核简介

FIR IP配置

1 通道 64 抽头
16 个乘数

1 通道 24 个抽头 6 个乘法器

1 通道 48 个抽头 12 个乘法器

核心要求资源利用
设计工具支持

支持的 FPGA 系列所需最小器件目标器件 LUT sysMEM EBR 寄存器 DSP 切片格子实现综合仿真

LFXP2-5E
211 4
250 1

LatticeXP2 LFXP2-40E LFXP2-40E-7F672C
241 4
272 1
Lattice Diamond 3.10 Synplify Pro F-2012.09L-SP1
Modelsim SE 10.2c Active-HDL 8.2 莱迪思版

LFXP2-8E
246 4
281 1

表 2.2. LatticeECP3 器件的 FIR 滤波器 IP 核简介

核心要求资源利用
设计工具支持

支持的 FPGA 系列所需最小器件目标器件 LUT sysMEM EBR 寄存器 MULT18X18 点阵实现综合仿真

4 通道 64 抽头
1 乘数
866 32 2041 64

FIR IP配置
1 通道 32 个抽头 32 个乘法器
LatticeECP3 LFE3-35EA LFE3-150EA-6FN672C
212 2
199 4
Lattice Diamond 3.10 Synplify Pro F-2012.09L-SP1
Modelsim SE 10.2c Active-HDL 8.2 莱迪思版

1 通道 32 个抽头 8 个乘法器
200 4
303 6

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南

表 2.3. LatticeECP5 器件的 FIR 滤波器 IP 核简介

FIR IP配置

4 通道 64 抽头
1 乘数

1 通道 32 个抽头 32 个乘法器

1 通道 32 个抽头 8 个乘法器

核心要求资源利用
设计工具支持

支持的 FPGA 系列所需最小器件目标器件 LUT sysMEM EBR 寄存器 DSP 切片格子实现综合仿真

ECP5

LFE5UM-85FEA

LFE5U-85F-6BG756C

248

202

201

222

199

303

格子钻石 3.10

Synplify Pro F-2012.09L-SP1

Aldec Active-HDL 10.3 莱迪思版

ModelSim SE 10.2c

8 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南
3. 特点
· 可变抽头数高达 2048 · 输入和系数宽度为 4 至 32 位 · 多通道支持高达 256 个通道 · 抽取和插值比率从 2 到 256 · 支持半带滤波器 · 可配置并行性，从完全并行到串行 · 有符号或无符号数据和系数 · 系数对称和负对称优化 · 可重新加载系数支持 · 全精度算法 · 可选输出宽度和精度 · 可选溢出：环绕或饱和 · 可选舍入：截断、向零舍入、远离零舍入、舍入到最近和收敛
四舍五入·使用定点符号指定宽度和精度·握手信号以促进顺畅接口

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
4.功能描述
本章提供了 FIR 滤波器 IP 核的功能描述。
4.1. 接口图
FIR 滤波器 IP 核的顶层接口图如图 4.1 所示。

图 4.1. FIR 滤波器 IP 核的顶层接口
4.2. FIR 滤波器架构
FIR 滤波器对数据进行操作amp可以将其描述为乘积和运算。对于 N 抽头 FIR 滤波器，当前输入为ample 和 (N-1) 个前一个输入 samp乘以 N 个滤波器系数，然后将得到的 N 个乘积相加，得到一个输出amp如下图所示。
（1）
在上式中，hn,n=0,1,…,N-1 是脉冲响应；xn,n=0,1,…, 是输入；yn,n=0,1,…, 是
输出。延迟元件的数量（N-1）表示滤波器的阶数。输入数据的数量amp计算一个输出值时使用的（当前和以前）ample 表示滤波器抽头的数量（N）。
4.2.1. 直接形式实现
在图 4.2 所示的直接形式实现中，输入amp文件将被移入移位寄存器队列，每个移位寄存器连接到一个乘法器。乘法器的乘积相加得到 FIR 滤波器的输出amp勒。

10 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南
图 4.2. 直接型 FIR 滤波器
4.2.2. 对称实现
大多数 FIR 滤波器的脉冲响应是对称的。这种对称性通常可用于降低算术要求并实现面积高效的滤波器实现。与具有非对称系数的类似滤波器相比，对称系数仅使用一半的乘法器是可能的。图 4.3 显示了对称系数的实现。

图 4.3. 对称系数 FIR 滤波器实现
4.2.3. 多相插值 FIR 滤波器
多相插值滤波器选项实现了如下所示的计算高效的 1 到 P 插值滤波器，其中 P 是大于 1 的整数。图 4.4 显示了一个多相插值器，其中每个分支称为一个多相。

图 4.4. 多相插值器

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
在这个结构中，输入数据将同时加载到每个多相中，并且每个多相的输出数据将作为输出s卸载。ampFIR 的 le。多相的数量等于插值因子。系数均匀分配给所有多相。
4.2.4. 多相抽取 FIR 滤波器
多相抽取滤波器选项实现了图 1 所示的计算高效的 P 到 4.5 抽取滤波器，其中 P 是大于 1 的整数。

图 4.5. 多相抽取器
在这个结构中，输入ample 依次加载到每个多相中，每次只进料一个多相。当所有多相都加载时amp例如，多相的结果被相加并卸载为 FIR 滤波器的输出。在此方案中，P 输入amples 生成一个输出ample，其中P是抽取因子。
4.2.5. 多通道 FIR 滤波器
在多通道处理场景中，FIR 滤波器的使用非常普遍。FIR 滤波器实现的最大可能吞吐量通常远高于处理单个通道所需的吞吐量。对于此类应用，最好以时间复用的方式使用相同的资源来实现多通道 FIR 滤波器。除了完全并行的实现（其中使用足够的乘法器在一个时钟周期内执行所有必要的计算）之外，FIR 滤波器使用独立的抽头和系数存储器来为每个乘法器提供数据。因此，与多个 FIR 滤波器实例相比，多通道实现的内存使用量更低。对于所有通道都使用相同系数集的情况，使用多通道 FIR 滤波器具有明显的优势tag需要更小的系数存储器。

4.3. 实施细节
图 4.6 给出了 FIR 滤波器 IP 核的功能框图。

系数系数

系数记忆

喧闹

输入寄存器

挖掘记忆

对称加法器

乘法器阵列

加法树

输出处理

输出

无效的 ibstart ifactor dfactor
因素集

控制逻辑
图 4.6. 功能框图

无效 obstart rfi

12 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南
数据和系数存储在不同的存储器中，如上图所示，分别为抽头存储器和系数存储器。如果系数是对称的，则使用对称加法器。乘法器阵列包含一个或多个乘法器，具体取决于用户指定。加法器树执行乘积之和。根据配置，加法器树或其一部分在 DSP 块内实现。输出处理块执行输出宽度缩减和精度控制。该块包含支持不同类型的舍入和溢出的逻辑。标记为控制逻辑的块根据滤波器类型（插值、抽取或多通道）和乘法器复用管理数据和算术运算的调度。
对于不同的 FIR 滤波器配置，抽头和系数存储器的管理方式有所不同。图 4.7 显示了具有两个乘法器的 16 抽头、3 通道、对称 FIR 滤波器的存储器分配。

图 4.7. S 的抽头和系数内存管理ampFIR 滤波器
图中每个乘法器有两个抽头存储器和一个系数存储器，每个存储器的深度为 ceil(taps/2/multiplier) *channel，本例中为 12ample，其中如果参数 x 是小数，则运算符 ceil(x) 返回下一个更大的整数。

4.4. 配置 FIR 滤波器核心
4.4.1. 架构选项
通道数、抽头数和滤波器类型的选项是独立的，直接在 IP 核接口的 Architecture 选项卡中指定（详情请参阅参数设置）。如果需要多相抽取器或插值器，则可以直接在接口中指定抽取或插值因子。也可以在操作过程中通过选择相应的 Variable 选项通过输入端口指定抽取或插值因子。如果选择了 Variable decimation（或 Variable interpolation）factor 选项，则可以通过输入端口将抽取（或插值）因子从 2 变为 Decimation factor（或 Interpolation factor）。
4.4.1.1. 系数规范滤波器的系数使用系数来指定 file. 系数 file 是文本 file 每行一个系数。如果系数是对称的，则必须选中“对称系数”复选框，以便 IP 核使用对称加法器来减少使用的乘法器数量。如果选中“对称系数”框，则只会从系数中读取一半的系数 file对于 n 抽头对称系数滤波器，

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
从系数中读取的系数 file 等于 ceil(n/2)。对于多通道滤波器，首先指定通道 0 的系数，然后指定通道 1 的系数，依此类推。对于多通道滤波器，有一个选项可以指定每个通道的系数是不同的还是所有通道的系数相同（共同）。如果系数是共同的，则只需在系数中指定一组系数 file. 中的系数值 file 可以是用户选择的任意基数（十进制、十六进制或二进制）。仅当系数以十进制基数指定时才使用一元负运算符。对于十六进制和二进制基数，数字必须以二进制补码形式表示。examp系数 file 以十进制格式给出 11 抽头、16 位系数集的公式如下。在本例中ample，系数二进制小数点为0. -556 -706 -857 -419 1424 5309 11275 18547 25649 30848 32758 一个examp系数 file 当系数二进制小数点位置为 8 时，上述情况下的浮点格式如下所示。系数将被量化以符合 16.8 小数数据，其中 16 是系数的整个宽度，8 是小数部分的宽度。-2.1719 -2.7578 -3.3477 -1.6367 5.5625 20.7383 44.043 72.45 100.0191 120.5 127.96 如果选中可重新加载系数复选框，则可以在内核运行期间将系数重新加载到 FIR 滤波器。使用此选项，必须在滤波器运行之前加载所需的系数。必须按照 IP 核附带的程序确定的特定顺序加载系数。IP 核也可以选择在内部进行重新排序，尽管会使用更多资源。如果需要此选项，可以选中“重新排序内部系数”复选框。使用此选项，系数可以按正常顺序加载到核心中。
4.4.1.2. 乘法器复用因子可以通过为乘法器复用因子参数分配适当的值来控制吞吐量和资源利用率。通过将乘法器复用因子设置为 1，可以实现完全并行操作（每个时钟周期一个输出数据）。如果将乘法器复用因子设置为界面中显示的最大值，则支持完全串行操作，最多需要 n 个时钟来计算一个输出数据ample，其中 n 是非对称 FIR 滤波器的抽头数，是对称 FIR 滤波器的抽头数的一半。表 4.1 给出了 n 抽头 FIR 滤波器不同配置的乘法器复用因子的最大值。

14 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南

表 4.1. 不同配置的最大乘法器复用因子*

FIR 型非对称对称半带

单一利率 n Ceil(n/2) floor((n+1)/4)+1

因子为 i 的插值器 Ceil(n/i) Ceil(n/2i) floor((n+1)/4)

*注意：如果 x 是小数值，则运算符 floor(x) 返回下一个较小的整数。

带因子的抽取器 Ceil(n/d) Ceil(n/2d) floor((n+1)/8)+1

4.4.2. I/O 规范选项
I/O 规范接口选项卡中的控件用于定义数据路径中的各种宽度和精度方法。输入数据和系数的宽度和二进制小数点位置可以独立定义。根据输入数据宽度、系数宽度和抽头数，全精度输出宽度和输出二进制小数点的真实位置会自动固定。通过删除一些最低有效位 (LS) 和一些最高有效位 (MS) 并执行指定的舍入和溢出处理，将全精度输出转换为用户指定的输出宽度。输出由输出宽度和输出二进制小数点位置参数指定。
4.4.2.1. 四舍五入
支持以下五种舍入选项：· 无丢弃输出最低有效位右侧的所有位并使输出保持不变。· 向上舍入四舍五入到最接近的正数。· 远离零舍入如果小数部分恰好是二分之一，则远离零舍入。· 向零舍入如果小数部分恰好是二分之一，则向零舍入。· 收敛舍入如果小数部分恰好是二分之一，则四舍五入到最接近的偶数值。

4.4.3. 实施方案
4.4.3.1. 内存类型
FIR 滤波器 IP 核使用存储器来存储延迟抽头数据、系数，以及某些配置中的输入或输出数据。使用的存储器单元数量取决于几个参数，包括数据宽度、抽头数量、滤波器类型、通道数量和系数对称性。在大多数情况下，每个乘法器都需要一个数据存储器单元和一个系数存储器单元。插值或抽取滤波器可能还会使用输入或输出缓冲器。存储器类型接口选项可用于指定是否使用 EBR 或分布式存储器来存储数据、系数、输入和输出。名为 Auto 的选项将该选择留给 IP 生成器工具，如果存储器深度超过 128 个位置，则使用 EBR，否则使用分布式存储器。

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南

4.5. 信号说明
表 4.2 提供了 FIR 滤波器 IP 核的输入/输出 (I/O) 端口的描述。

表 4.2. 顶层端口定义

港口

位

通用I / O

时钟

恢复时间

喧闹

输入数据宽度

无效

输出无效
射频干扰

输出宽度 1
1

当选择可重新加载系数时

科芬

注释1*

科埃夫韦

输入/输出

描述

用于数据和控制输入和输出的系统时钟。

系统范围异步低电平有效复位信号。

输入数据。

输入有效信号。只有当

inpvalid 较高。

输出数据。

输出数据限定符。输出数据dout仅在以下情况下有效：

该信号为高。

准备输入。此输出为高电平时，表示 IP

核心已准备好接收下一个输入数据。有效数据可能

仅当上一个时钟周期内 rfi 为高时才应用于 din

循环。

系数输入。必须加载系数

按特定顺序通过此端口。请参阅

与 FIR 滤波器 IP 核接口以了解详细信息。

置位后，总线系数的值将被写入

系数记忆。

系数

此输入用于向滤波器发出信号以使用最近的

加载系数集。此信号必须脉冲高

加载整个系数集后的一个时钟周期

使用 coeffin 和 coeffwe。

当通道数大于 1 时

启动

输入块启动。对于多通道配置，此输入

标识输入的通道 0。

奥布斯塔特

输出块启动。对于多通道配置，这

输出标识通道 0。

当选中可变插值因子或可变抽取因子时

因子

ceil(Log2(插值

插值因子值

因子+1））

因子

ceil(Log2(抽取因子+1))

抽取因子值

因素集

设置插值因子或抽取因子。

可选输入/输出

时钟启用。当此信号被取消时，内核将

忽略所有其他同步输入并保持其当前状态

状态

同步复位。当至少一个时钟周期被置位时

周期内，IP核中的所有寄存器都被初始化为复位

状态。

注：1. 有符号类型和对称插值的宽度为系数宽度 +1。2. 无符号和对称插值的宽度为系数宽度 +2。3. 所有其他情况的宽度为系数宽度。

16 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南

4.6. 与 FIR 滤波器 IP 核接口
4.6.1. 数据接口
数据通过 din 输入核心，通过 dout 从核心输出。

4.6.2. 多通道
对于多通道实现，IP 核中有两个端口 ibstart 和 obstart 可用来同步通道号。输入 ibstart 用于识别输入端应用的通道 0 数据。输出 obstart 与通道 0 输出数据同时变高。

4.6.3. 可变插值/抽取因子
当插值（或抽取）因子可变时，端口 ifactor（或 dfactor）和 factorset 被添加到 IP 核中。当选通信号 factorset 为高时，将设置应用于端口 ifactor（或 dfactor）的插值（或抽取）因子。当插值（或抽取）因子发生变化时，输出 rfi 会在几个周期内变为低。当它再次变为高时，滤波器将作为与新因子值相对应的插值（或抽取）滤波器运行。

4.6.4. 可重载系数
当选择可重载系数时，两个添加的端口 coeffin 和 coeffwe 用于重载系数。所有系数需要一次性加载，同时在整个加载过程中保持信号 coeffwe 为高。加载所有系数后，输入信号 coeffset 必须脉冲为高电平一个时钟周期，以使新系数生效。
有两种方法可以应用系数来重新加载系数内存，如“重新排序内部系数”参数所指定。
当未选择“重新排序系数”时，必须按特定顺序应用系数才能重新加载系数内存。原始系数（如系数中指定的） file，可以使用 IP 安装目录中 gui 文件夹下的系数生成程序 coeff_gen.exe（适用于 Windows）转换为可重新加载序列（例如ample，位于 C:\LatticeCorefir_core_v6.0gui 文件夹下）。UNIX 和 Linux 的系数生成程序名称分别为 coeff_gen_s 和 coeff_gen_l。对于 Windows，程序调用如下：
执行文件file_名称>.lpc
注意：如果在 lpc 中 file，参数varcoeff=的值为Yes，请在生成ROM前将其改为No files 手动。
此命令将输入中的系数转换为 file，如系数所示file= lpc 中的参数 file，可加载系数序列 file 称为 coeff.mem。请注意，输出 file 由于插入了零系数，可能包含比原来更多的系数。输出中的所有系数 file，包括零点，必须按顺序通过 coeffin 端口应用。要获得系数的应用顺序，请编辑输入系数 file 使用连续的数字（例如 1,2），并且 IP 将运行 file 自动。在可重新加载系数模式下，直到系数加载完毕并且 coeffset 被置为高电平后，核心才会准备好运行（rfi 输出不会为高电平）。
当选择参数 Reorder Coefficients Inside 时，系数将在 IP 核内部重新排序，而无需前面描述的手动重新排序。使用此选项，重新排序逻辑被添加到 IP 核中，用户可以按正常顺序应用系数。
在此模式下，如果选择了参数“对称系数”，则仅使用提供的系数的一半。例如amp例如，如果原始系数输入序列为：1 2 3 4 5 6 5 4 3 2 1，则将使用的系数为 1 2 3 4 5 6。
类似地，如果选择“半带”，则除最后一个系数外，偶数位置上的所有输入系数都将被丢弃。例如amp例如，如果原始系数输入序列为：1 0 2 0 3 0 4 0 5 6 5 0 4 0 3 0 2 0 1，则将使用的系数为 1 2 3 4 5 6。
注意：如果 lpc 中的参数 varcoeff= file 设置为是，在生成新系数之前将其更改为否 file.

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
4.7. 时序规范
图 4.8 至图 4.17 给出了 FIR 滤波器 IP 核的时序图。请注意，对于使用 Lattice XP2/ECP3/ECP5 器件的某些 FIR 滤波器应用，时序规范有所不同。图 4.8 至图 4.11 适用于所有 FIR 应用。
4.7.1. 适用于所有设备的时序规范
图 4.8. 具有连续输入的单通道、单速率 FIR 滤波器

图 4.9. 输入中有间隙的单通道、单速率 FIR 滤波器图 4.10. 因子集信号
图 4.11. 系数重新加载

18 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南
4.7.2. 适用于 LatticeXP2、LatticeECP3 和 LatticeECP5 实现的时序规范
除前面的图之外，图 4.12 至图 4.14 适用于使用 LatticeXP2、LatticeECP3 和 LatticeECP5 器件：负对称、半带、因子变量插值和抽取、以及使用 36×36 乘法器的应用。
图 4.12. 多通道单速率 FIR 滤波器（3 通道）

图 4.13. 多通道（3 通道）插值器（因子 3）

图 4.14. 多通道（3 通道）抽取器（因子为 3）

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
4.7.3. 适用于 LatticeECP3 和 LatticeECP5 实现的时序规范
如前所述，图 4.15 至图 4.17 适用于除上一节中特别列出的器件之外的所有 LatticeECP3 和 Lattice ECP5 器件。

图 4.15. 多通道单速率 FIR 滤波器（3 通道）

图 4.16. 多通道（3 通道）插值器（因子 3）

图 4.17. 多通道（3 通道）抽取器（因子为 3）

20 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南

5。参数设置

IPexpress 和 Clarity Designer 工具用于在 Diamond 软件中创建 IP 和架构模块。您可以参考 IP 核生成和评估部分了解如何生成 IP。
表 5.1 列出了 FIR 滤波器 IP 核的用户可配置参数列表。参数设置使用 IPexpress 或 Clarity Designer 中的 FIR 滤波器 IP 核配置界面指定。众多 FIR 滤波器 IP 核参数选项分布在多个界面选项卡中，如本章所述。

表 5.1. FIR 滤波器 IP 核的参数规范

范围

过滤器规格

通道数

1 至 256 年

抽头数量

1 至 2048 年

筛选器类型

{单速率，插值器，抽取器}

插值因子

2 至 256 年

可变插值因子

{是、否}

抽取因子

2 至 256 年

可变抽取因子

{是、否}

系数规范

可重新加载系数

{是、否}

重新排序内部系数

{是、否}

系数集

{通用，每个频道一个}

对称系数

{是、否}

负对称性

{是、否}

半带

{是、否}

系数基数

{浮点数，十进制，十六进制，二进制}

系数 file

输入或浏览

高级选项

乘数复用因子

注 1、注 2

一行中的 SysDSP 块数

5 –注释3

I/O 规格

输入数据类型

{有符号，无符号}

输入数据宽度

4 至 32 年

输入数据二进制小数点位置

-2 至输入数据宽度 + 2

系数类型

{有符号，无符号}

系数宽度

4 至 32 年

系数二进制小数点位置

-2 至系数宽度 + 2

输出宽度

4 至最大输出宽度

输出二进制小数点位置

（4+输入数据二进制小数点位置+系数二进制小数点位置最大输出宽度）至（输出宽度+输入数据二进制
点位置 + 系数二进制点位置 – 4)

精密控制

溢出舍入

{饱和度、环绕}
{无，向上舍入，远离零舍入，向零舍入，收敛舍入}

默认
4 64 单速率 2 否 2 否
是否常见否否否小数 –
注意2注意3
已签名 16 0
已签名 16 0 38 0
饱和度无

存储器类型数据存储器类型系数存储器类型输入缓冲器类型

{EBR、分布式、自动}

乙烯-丙烯腈

{EBR、分布式、自动}

乙烯-丙烯腈

{EBR、分布式、自动}

乙烯-丙烯腈

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南

范围

默认

输出缓冲器类型

{EBR、分布式、自动}

乙烯-丙烯腈

优化

{面积，速度}

{区域}

可选端口

{是、否}

不

{是、否}

不

合成选项

频率约束

1 400

300

笔记：

1. 乘法器复用因子受设备中的 DSP 块数量（A）和实际的 DSP 块数量限制

设计需求（B）。当A>B时，乘法器复用因子设置为1；否则该值将大于1。

2. 详细信息请参见乘法器复用因子。 3. 所选设备中一行中可用的 DSP 块的最大数量。

以下页面中显示的默认值是用于 FIR 滤波器参考设计的默认值。每个选项卡的 IP 核选项将进一步详细讨论。

5.1. 架构选项卡
图 5.1 显示了“架构”选项卡的内容。

图 5.1. FIR 滤波器 IP 核接口的架构选项卡

22 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

表 5.2. 架构选项卡界面项
通道数抽头数滤波器类型插值因子变量插值因子抽取因子变量抽取因子可重载系数重新排序系数内部
系数设置对称系数
负对称半带
系数基数

FIR 滤波器 IP 核用户指南
描述
此选项允许用户指定通道数量。
该选项允许用户指定抽头的数量。
该选项允许用户指定滤波器是单速率、插值器还是抽取器。
此选项允许用户指定固定插值因子的值。当FIR类型为插值时，该值应为2至256。否则，将自动设置为1。
此选项允许用户指定插值因子是在 IP 生成时固定的，还是在运行时可变的。如果选中此选项，则当 factorset 为高时，插值因子通过输入端口 ifactor 设置。此选项允许用户指定固定抽取因子的值。当 FIR 类型为抽取时，该值应为 2 到 256。否则，它将自动设置为 1。
此选项允许用户指定抽取因子是在 IP 生成时固定还是在运行时可变。如果选中此选项，则当 factorset 较高时，抽取因子将通过输入端口 dfactor 设置。此选项允许用户指定系数是固定的还是可重新加载的。如果选中此选项，则可以使用输入端口 coeffin 在核心操作期间重新加载系数。
当系数可重新加载时，需要按特定顺序输入。可以使用与 IP 核一起提供的程序进行重新排序。但是，内核还提供可选的硬件重新排序，但需要额外的硬件资源。如果选择此选项，则可以按正常顺序将系数输入到内核，内核将根据需要在内部重新排序。当滤波器类型为插值器且启用对称系数时，此选项不可用。
该选项允许用户指定是否所有通道使用相同的系数集，或者每个通道使用独立的系数集。
此选项允许用户指定系数是否对称。如果选中此选项，则从初始化中只读取系数数量的一半（如果抽头数为奇数，则一半的值将四舍五入为下一个更高的整数） file.
如果选中此项，则认为系数是负对称的。也就是说，系数的后半部分等于相应前半部分系数的负数。
此选项允许用户指定是否实现半带滤波器。如果选中此选项，则从初始化中只读取系数数量的一半（如果抽头数量为奇数，则一半的值四舍五入为下一个更高的整数） file.
该选项允许用户指定系数中的系数基数 file。对于十进制基数，负值前面有一个一元减号。对于十六进制 (Hex) 和二进制基数，负值必须以 2 的补码形式写入，使用的数字与系数宽度参数指定的数字完全相同。浮点系数以以下形式指定。，其中数字 'n' 表示整数部分，数字 'd' 表示小数部分。浮点系数的值必须与系数宽度和系数二进制小数点位置参数一致。例如amp如果。为 8.4，且系数类型为无符号，则系数的值应介于 0 和 11111111.1111（255.9375）之间。

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
界面项系数 File
乘法器复用因子
一行中的 sysDSP 块数

描述
此选项允许用户指定系数的名称和位置 file. 如果系数 file 未指定时，滤波器将使用默认系数集进行初始化。
此选项允许用户指定乘数复用因子。对于全并行应用，此参数应设置为 1；对于全串行应用，此参数应设置为接口支持的最大值。
此参数允许用户指定 DSP 行中使用的 DSP 乘法器的最大数量，以实现最佳性能。例如amp例如，如果目标器件在 DSP 行中有 20 个乘法器，而设计需要 22 个乘法器，则用户可以选择在一行中使用所有 20 个乘法器，在另一行中使用两个乘法器，或者在每行中使用少于 20 个乘法器（例如 8 个），这样可以实现更好的性能。在单个 FIR 实例中最多可以使用三个 DSP 行上的乘法器。此参数仅在 LatticeECP3 和 ECP5 器件上有效。

5.2. I/O 规格选项卡
图 5.2 显示了 I/O 规格选项卡的内容。

图 5.2. FIR 滤波器 IP 核接口的 I/O 规范选项卡

24 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

表 5.3. I/O 规格选项卡接口项目
输入数据类型输入数据宽度输入数据二进制小数点位置系数类型系数宽度系数二进制小数点位置输出宽度
输出二进制点
溢出
四舍五入

FIR 滤波器 IP 核用户指南
描述
此选项允许用户指定输入数据类型为有符号或无符号。此选项允许用户指定输入数据的补码数。
此选项允许用户指定二进制小数点在输入数据中的位置。此数字指定二进制小数点从输入数据的 LSB 开始的位位置。如果数字为零，则小数点位于 LSB 之后；如果数字为正，则小数点位于 LSB 左侧；如果数字为负，则小数点位于 LSB 右侧。
此选项允许用户将系数类型指定为有符号或无符号。如果类型是有符号的，则系数数据将被解释为 2 的补码数。此选项允许用户指定系数宽度。此选项允许用户指定系数中二进制小数点的位置。此数字指定二进制小数点从系数的 LSB 开始的位位置。如果数字为零，则小数点位于 LSB 之后；如果为正数，则小数点位于 LSB 左侧；如果为负数，则小数点位于 LSB 右侧。
此选项允许用户指定输出数据宽度。最大全精度输出宽度定义为最大输出宽度 = 输入数据宽度 + 系数宽度 + ceil (Log2(抽头数/插值因子))。核心的输出通常是全精度输出的一部分，等于输出宽度，并根据不同的二进制点位置参数提取。内部全精度输出的格式显示为界面中输出宽度控件旁边的静态文本。格式显示为 WF，其中 W 是全精度输出宽度，F 是从全精度输出的 LSB 开始向左计数的二进制点的位置。例如amp例如，如果 WF 为 16.4，则输出值将为二进制基数的 yyyyyyyyyyyyy.yyyy。例如amp乐，110010010010.0101。
此选项允许用户从实际核心输出的 LSB 指定二进制小数点的位位置。如果数字为零，则小数点位于 LSB 之后；如果数字为正，则小数点位于 LSB 左侧；如果数字为负，则小数点位于 LSB 右侧。此数字与参数输出宽度一起决定了如何从真正的全精度输出中提取实际核心输出。当从真正的全精度输出中丢弃 MSB 和 LSB 时，分别应用精度控制参数溢出和舍入。
此选项允许用户指定要使用哪种溢出控制。当需要从真实输出中删除一些 MSB 时，此参数可用。如果选择为饱和，则输出值被截断为最大值（如果为正值）或最小值（如果为负值），同时丢弃 MSB。如果选择为环绕，则 MSB 被直接丢弃而不进行任何校正。
当需要从真实输出中删除一个或多个 LSB 时，此选项允许用户指定舍入方法。

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
5.3. 实施选项卡
图 5.3 显示了“实施”选项卡的内容。

图 5.3. FIR 滤波器 IP 核接口的实现选项卡

表 5.4. 实施选项卡界面项
数据存储器类型
系数记忆类型
输入缓冲器类型输出缓冲器类型同步复位 (sr) 时钟使能 (ce)
优化综合选项

描述
此选项允许用户指定选择用于存储数据的内存类型。如果选择为 EBR，则使用 Lattice 嵌入式块 RAM 内存来存储数据。如果选择为分布式，则使用基于查找表的分布式内存来存储数据。如果选择“自动”，则 EBR 内存用于深度超过 128 个位置的内存大小，而分布式内存用于所有其他内存。如果类型是有符号的，则数据将被解释为二进制补码。
此选项允许用户指定用于存储系数的内存类型。如果选择为 EBR，则使用 EBR 内存来存储系数。如果选择为分布式，则使用分布式内存来存储系数。如果选择自动，则 EBR 内存用于深度超过 128 个位置的内存大小，分布式内存用于所有其他内存。
此选项允许用户指定输入缓冲区的内存类型。此选项允许用户指定输出缓冲区的内存类型。
此选项允许用户指定 IP 中是否需要同步复位端口。同步复位信号将复位 FIR 滤波器 IP 核中的所有寄存器。
此选项允许用户指定 IP 中是否需要时钟启用端口。时钟启用控制可用于在内核未使用时节省电量。使用时钟启用端口可提高资源利用率，但可能因路由拥塞增加而影响性能。
此选项指定优化方法。如果选择 Area，则对核心进行优化以获得较低的资源利用率。如果选择 Speed，则对核心进行优化以获得更高的性能，但资源利用率会略高。
Lattice LSE 或 Synplify Pro

26 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南
6. IP核生成与评估
本章提供有关如何使用 Diamond 或 ispLEVER 软件中包含的 ispLEVER 软件 IPexpress 工具生成 Lattice FIR 滤波器 IP 核以及如何将该核包含在顶层设计中的信息。
6.1. 许可 IP 核
需要特定于 IP 核和设备的许可证才能在完整的顶层设计中完全、不受限制地使用 FIR 滤波器 IP 核。有关如何获取 Lattice IP 核许可证的说明，请访问：http://www.latticesemi.com/products/intellectualproperty/aboutip/isplevercoreonlinepurchas.cfm 用户无需 IP 许可证即可下载和生成 FIR 滤波器 IP 核，并通过功能仿真和实现（综合、映射、布局和布线）全面评估该核。FIR 滤波器 IP 核还支持 Lattice 的 IP 硬件评估功能，这使得无需 IP 许可证即可创建在硬件中运行有限时间（大约四小时）的 IP 核版本。有关更多详细信息，请参见。但是，需要许可证才能启用时序仿真、在 Diamond 或 ispLEVER EPIC 工具中打开设计以及生成不包含硬件评估超时限制的比特流。
6.2. 入门
可以使用 IPexpress 或 Clarity Designer 工具从 Lattice 的 IP 服务器下载 FIR 滤波器 IP 核。IP file使用 ispUPDATE 技术自动安装在任何客户指定的目录中。安装 IP 核后，IP 核将在 IPexpress 界面或 Clarity Designer 工具中可用。FIR 滤波器 IP 核的 IPexpress 工具界面对话框如图 6.1 所示。要生成特定的 IP 核配置，用户需要指定：· 项目路径生成的 IP 所在的目录的路径 files 将被定位。· File 名称为生成的 IP 核和相应文件夹指定的用户名和 files。·（菱形）模块输出 Verilog 或 VHDL。·器件系列 IP 所针对的器件系列（例如 LatticeXP2、LatticeECP3 等）。仅限
列出了支持特定 IP 核的系列。· 部件名称选定设备系列内的特定目标部件。

图 6.1. IPexpress 对话框

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
请注意，如果从现有项目中调用 IPexpress 工具，则项目路径、模块输出、设备系列和零件名称默认为指定的项目参数。有关更多信息，请参阅 IPexpress 工具在线帮助。要创建自定义配置，用户单击 IPexpress 工具对话框中的自定义按钮以显示 FIR 滤波器 IP 核配置界面，如图 6.2 所示。从此对话框中，用户可以选择特定于其应用的 IP 参数选项。有关 FIR 的更多信息，请参阅参数设置 Filer IP核参数设置。

图 6.2. 配置对话框
图 6.3 显示了 FIR 滤波器 IP 核的 Clarity Designer 工具界面对话框。· 创建新的 Clarity 设计选择创建一个新的 Clarity Design 项目目录，FIR IP 核将在该目录中
生成。· 设计位置 Clarity Design 项目目录路径。· 设计名称 Clarity Design 项目名称。· HDL 输出硬件描述语言输出格式（Verilog 或 VHDL）。· 打开 Clarity 设计打开现有的 Clarity Design 项目。· 设计 File 现有 Clarity Design 项目的名称 file 扩展名为 .sbx。

图 6.3. Clarity Designer 工具对话框

28 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南
Clarity Designer 的 Catalog 选项卡如图 6.4 所示。要生成 FIR IP 核配置，请双击 Catalog 选项卡中的 IP 名称。

图 6.4. Clarity Designer 目录选项卡
在图 6.5 所示的 Fir Filter 对话框中，指定以下内容： · Instance Name FIR IP 核的实例模块名称。

图 6.5. Fir 滤波器对话框
请注意，如果从现有项目中调用 Clarity Designer 工具，则设计位置、设备系列和零件名称默认为指定的项目参数。有关更多信息，请参阅 Clarity Designer 工具在线帮助。要创建自定义配置，请单击 Clarity Designer 工具对话框中的自定义按钮以显示 FIR IP 核配置界面，如图 6.6 所示。从此对话框中，用户可以选择特定于其应用的 IP 参数选项。有关 FIR 参数设置的更多信息，请参阅参数设置。

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南

图 6.6. IP 配置界面

30 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南
6.3. IPexpress 创建 File和顶级目录结构
当用户点击“生成”按钮时，IP 核和支持 file在指定的 Project Path 目录中生成。生成的目录结构 files如图6.7所示。

图 6.7. FIR 滤波器 IP 核生成的目录结构

使用 IPexpress 工具创建的 IP 的设计流程使用后综合模块 (NGO) 进行综合，使用受保护的模型进行仿真。后综合模块是在 IPexpress 工具生成过程中定制和创建的。
表 6.1 列出了关键 fileIPexpress 工具创建了这些对象。创建的大部分对象的名称 files 是定制为用户在 IPexpress 工具中指定的模块名称。 file表 6.1 中所示的均为 file在顶层设计中实现和验证 FIR 滤波器 IP 核是必要的。

表 6.1. File 列表 File

描述

_inst.v

这 file 为IP提供实例模板。

这 file 为 FIR 核心提供包装器以供仿真。

_beh.v

这 file 为FIR核心提供了行为仿真模型。

_bb.v

这 file 为用户的综合提供了综合黑匣子。

.非政府组织

非政府组织 file提供综合后的IP核。

.lpc .ipx
pmi_*.ngo *.rom

这 file 包含用于重建或修改 IPexpress 工具中的内核的 IPexpress 工具选项。 IPexpress 包 file （仅限 Diamond）。这是一个容器，其中包含对生成 IP 核的所有元素的引用，这些元素是支持仿真、综合和实现所必需的。可以通过导入此 IP 核将其包含在用户的设计中 file 到相关的 Diamond 项目。
一个或多个 file实现IP核中使用的合成内存模块。
这 file 提供滤波器系数内存初始化数据。

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南

以下附加 file提供IP核生成状态信息的文件也在Project Path目录中生成：· _generate.tcl 可以从命令行重新生成 IP 的 TCL 脚本。· _generate.log 合成与映射日志 file. · _gen.log IPexpress IP生成日志 file.
6.4. 实例化核心
生成的FIR滤波器IP核包包括黑盒（ _bb.v) 和实例 ( _inst.v) 模板，可用于在顶层设计中实例化核心。example RTL 顶层参考源 file 可以用作 IP 核实例化模板的fir_eval srcrtltop。您也可以使用此顶层参考作为其完整设计的顶层的起始模板。通过使用 Clarity Designer 工具重新生成 IP 核，您可以修改现有 IP 实例特有的任何选项。通过使用 Clarity Designer 工具重新创建 IP 核，您可以创建（并根据需要修改）具有现有 LPC/IPX 配置的新 IP 实例 file.
6.5. 运行功能模拟
Aldec Active-HDL（Verilog 和 VHDL）模拟器、Mentor Graphics ModelSim 模拟器为 FIR 滤波器 IP 核提供仿真支持。功能仿真包括 FIR 滤波器 IP 核的配置特定行为模型。测试台为核心提供刺激，并监控核心的输出。生成的 IP 核包包括配置特定行为模型 ( _beh.v) 用于项目路径根目录中的功能仿真。支持 ModelSim 评估仿真的仿真脚本在fir_eval simmodelsimscripts。支持 Aldec 评估模拟的模拟脚本在fir_eval simaldecscripts。Modelsim 和 Aldec 仿真均通过测试台支持 file提供fir_evaltestbench。仿真所需的模型在相应的模型文件夹中提供。要运行 Aldec 评估仿真：1. 打开 Active-HDL。2. 在“工具”选项卡下，选择“执行宏”。3. 浏览到文件夹fir_eval simaldecscripts 并执行显示的其中一个 do 脚本。要运行 Modelsim 评估模拟：1. 打开 ModelSim。2. 在 File 选项卡，选择更改目录并选择文件夹
fir_eval simmodelsimscripts。3. 在“工具”选项卡下，选择“执行宏”并执行显示的 ModelSim do 脚本。注意：模拟完成后，会出现一个弹出窗口询问“您确定要完成吗？”选择“否”以分析结果。选择“是”关闭 ModelSim。
6.6. 在顶层设计中综合并实现核心
当通过 IPexpress 生成核心时，FIR 滤波器 IP 核心本身会综合并以 NGO 格式提供。您可以通过在顶层设计中实例化核心，将核心组合到您自己的顶层设计中 file 按照实例化核心中所述，然后使用 Synplify 或 Precision RTL Synthesis 综合整个设计。下文介绍了 Windows 平台的评估实施流程。Linux 和 UNIX 平台的流程在 Readme 中进行了描述 file 包含在 IP 核中。顶层 file _top.v 提供于fir_eval srcrtltop。参考设计的按钮实现通过项目支持 file .ldf 位于fir_eval implsynplify。要使用此项目 file 钻石：

32 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南

1. 选择 File > 打开 > 项目。2. 浏览至fir_eval implsynplify 在打开项目对话框中。3. 选择并打开_.ldf。此时，所有的 file需要支持顶层综合和
实现将被导入到项目中。4. 在左侧界面窗口中选择 Process 选项卡。5. 通过标准 Diamond 界面流程实现完整的设计。
6.7. 硬件评估
FIR 滤波器 IP 核支持莱迪思的 IP 硬件评估功能，这使得创建可在硬件中运行有限时间（约 4 小时）的 IP 核版本而无需购买 IP 许可证。它还可用于在用户定义的设计中评估硬件中的核。可在 Diamond Project Navigator 中“Build Database”设置的“Properties”菜单中启用/禁用硬件评估功能。
6.7.1. 在 Diamond 中启用硬件评估
要在 Diamond 中启用硬件评估，请选择“项目”>“活动策略”>“翻译设计设置”。可以在“策略”对话框中启用/禁用硬件评估功能。默认情况下启用。

6.8. 更新/重新生成 IP 核
通过使用 IPexpress 工具重新生成 IP 核，您可以修改其任何设置，包括：设备类型、设计输入方法以及特定于 IP 核的任何选项。重新生成可用于修改现有 IP 核或创建新的类似 IP 核。

6.8.1. 在 Diamond 中重新生成 IP 核
要在 Diamond 中重新生成 IP 核：
1. 在 IPexpress 中，单击“重新生成”按钮。 2. 在“重新生成” view 在 IPexpress 中，选择 IPX 源 file 您希望重新生成的模块或 IP。3. IPexpress 在源框中显示模块或 IP 的当前设置。在目标框中进行新设置
框。4.如果您想生成一组新的 file在新位置，在 IPX 目标中设置新位置 File 盒子。底座
的 file 名称将成为所有新 file 名称。IPX 目标 File 必须以 .ipx 扩展名结尾。 5. 单击“重新生成”。模块的对话框打开，显示当前选项设置。 6. 在模块对话框中，选择所需的选项。
有关选项的更多信息，请单击“帮助”。此外，请查看 IPexpress 中的“关于”选项卡以获取技术说明和用户指南的链接。IP 可能附带其他信息。
随着选项的变化，模块的原理图也会发生变化，显示模块所需的 I/O 和设备资源。
7. 要将模块导入您的项目（如果尚未导入），请选择将 IPX 导入 Diamond 项目（在独立模式下不可用）。
8. 单击“Generate”。9. 检查“Generate Log”选项卡以检查警告和错误消息。10. 单击“Close”。IPexpress 包 file Diamond 支持的 .ipx 文件包含对生成 IP 核的所有元素的引用，这些元素支持仿真、综合和实现。用户可以通过导入 .ipx 文件将 IP 核包含在设计中 file 到相关的 Diamond 项目。要更改设计项目中已有的模块或 IP 的选项设置，请双击模块的 .ipx file 在 File 列表 view。这将打开 IPexpress 和模块的对话框，其中显示当前选项设置。然后转到上面的步骤 6。

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
6.9. 在 Clarity Designer 工具中重新生成 IP 核
要在 Clarity Designer 中重新生成 IP 核：1. 在 Clarity Designer Builder 选项卡中，右键单击现有 IP 实例并选择配置。2. 在模块对话框中，选择所需的选项。
有关选项的更多信息，请单击“帮助”。您也可以单击 Clarity Designer 窗口中的“关于”选项卡，获取技术说明和用户指南的链接。IP 可能附带其他信息。随着选项的变化，模块的原理图会发生变化，以显示模块所需的 I/O 和设备资源。3. 单击“配置”。
6.10.在 Clarity Designer 工具中重新创建 IP 核
要在 Clarity Designer 中重新创建 IP 核：1. 在 Clarity Designer 中单击目录选项卡。2. 单击导入 IP 选项卡（位于 view)。3. 单击“浏览”。4. 在“打开 IPX File 对话框中，浏览到 .ipx 或 .lpc file 模块。如果可用，请使用 .ipx。5. 单击“打开”。6. 输入目标实例的名称。请注意，此实例名称不应与当前 Clarity Designer 项目中的任何现有 7. IP 实例相同。8. 单击“导入”。模块的对话框打开。9. 在对话框中，选择所需的选项。
有关选项的更多信息，请单击“帮助”。您还可以在 Clarity Designer 窗口中查看“关于”选项卡，获取技术说明和用户指南的链接。IP 可能附带其他信息。随着选项的变化，模块的原理图会发生变化，以显示模块所需的端口和设备资源。10. 单击“配置”。

34 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

参考
· LatticeXP2TM 系列数据表（DS1009） · LatticeECP3TM 系列数据表（DS1021） · ECP5TM 和 ECP5-5GTM 系列数据表 (FPGA-DS-12012)

FIR 滤波器 IP 核用户指南

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南
技术支持协助
通过www.latticesemi.com/techsupport提交技术支持案例。

36 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

FIR 滤波器 IP 核用户指南

附录 A. 资源利用
本附录提供了使用 FIR IP 核的 Lattice FPGA 的资源利用率信息。本章中显示的 IP 配置是使用 IPexpress 软件工具和 Clarity Designer 工具生成的。IPexpress 和 Clarity Designer 是 Lattice IP 配置实用程序，是 Diamond 设计工具的标准功能。有关 IPexpress 和 Clarity Designer 的使用详情，请参阅 IPexpress、Clarity Designer 和 Diamond 帮助系统。有关 Diamond 设计工具的更多信息，请访问 Lattice web 网站地址：www.latticesemi.com/software。

LatticeECP3 器件

表 A.1. 性能和资源利用率 (LatticeECP3)*

IPexpress 用户可配置模式 4 通道、64 个抽头、乘法器复用 64

切片134

查找表 254

寄存器 222

DSP 切片 4

系统内存 EBR
2

最大频率 (MHz) 227

1通道，32抽头，乘法器复用1

155

148

207

1通道，32抽头，乘法器复用4

260

238

482

153

*注：性能和利用率特性是针对 LFE3-150EA-6FN672C 器件，使用 Lattice Diamond 3.10.2 和 Synplify Pro D-2013.09L beta 软件生成的。在 LatticeECP3 系列中，以不同的密度、速度或等级使用该 IP 核，或在不同软件版本中使用该 IP 核，性能可能会有所不同。

订购零件号

针对 LatticeECP3 器件的 FIR 滤波器 IP 核的订购部件编号 (OPN) 是 FIR-COMP-E3-U4。

LatticeXP2 器件

表 A.2. 性能和资源利用率 (LatticeXP2)*

IPexpress 用户可配置模式 4 通道、64 个抽头、乘法器复用 64

切片105

查找表 204

寄存器 165

18×18 乘法器
1

系统内存 EBR
1

最大频率 (MHz) 197

1通道，32抽头，乘法器复用1

211

418

372

189

1通道，32抽头，乘法器复用4

159

272

304

207

*注：性能和利用率特性是针对 LFXP2-40E-7F672C 器件使用 Lattice Diamond 3.10.2 和 Synplify Pro D-2013.09L beta 软件生成的。在 LatticeXP2 系列中以不同密度、速度或等级使用该 IP 核或在不同软件版本中使用该 IP 核时，性能可能会有所不同。

订购零件号

针对 LatticeXP2 器件的 FIR 滤波器 IP 核的订购部件编号 (OPN) 是 FIR-COMP-X2-U4。

ECP5 设备

表 A.3. 性能和资源利用率 (LFE5U)*

Clarity 用户可配置模式 4 通道，64 个抽头，乘法器复用 64

切片129

查找表 248

寄存器

DSP 切片

系统内存 EBR

222

fMAX (兆赫)
211

1通道，32抽头，乘法器复用1

151

148

264

1通道，32抽头，乘法器复用4

260

239

482

177

*注：性能和利用率特性是使用 Lattice Diamond 5 和 Synplify Pro F-85L beta 软件针对 LFE8UM-756F-3.10.2MG2013.09I 生成的。当在 ECP5 器件系列中以不同的密度、速度或等级使用该 IP 核或在不同软件版本中使用该 IP 核时，性能可能会有所不同。

订购零件号

针对 ECP5 设备的 FIR 滤波器 IP 核的订购部件编号 (OPN) 为 FIR-COMP-E5-U。

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

FIR 滤波器 IP 核用户指南

修订历史
修订版 1.6，2021 年 XNUMX 月章节功能描述

变更摘要更新了可重新加载系数部分的内容。

修订版 1.5，2018 年 XNUMX 月章节全部简介简要介绍特性功能描述
参数设置
IP核生成与评估
附录 A. 资源利用技术支持援助

更改摘要
· 将文档编号从 IPUG79 更改为 FPGA-IPUG-02043。
· 更新内容。
· 对简要事实表进行一般更新。
· 删除了“在ECP5中，支持高速。对于低速，支持半带滤波器。”
· 更新了图 4.1。FIR 滤波器 IP 核的顶层接口。· 更新了 FIR 滤波器架构中的方程式。· 更新了图 4.7 标题。· 更新了系数规范部分。· 更新了信号描述部分中的表 4.2。· 更新了与 FIR 滤波器 IP 核接口部分。· 在时序规范部分添加了 Lattice ECP3 和 ECP5。
· 更新了表 5.1。FIR 滤波器 IP 核的参数规范。 · 更新了图 5.1。FIR 滤波器 IP 核接口的架构选项卡。 · 更新了表 5.2。架构选项卡。 · 更新了表 5.4。实现选项卡。添加了综合选项说明。
· 更新了图 6.1。IPexpress 对话框。· 更新了图 6.2。配置对话框。· 更新了图 6.3。Clarity Designer 工具对话框。· 更新了图 6.4。Clarity Designer 目录选项卡。· 更新了图 6.5。Fir 滤波器对话框。· 更新了图 6.6。IP 配置界面。· 更新了图 6.7。FIR 滤波器 IP 核生成的目录结构。
· 更新了表 A.1。性能和资源利用率 (LatticeECP3)*。 · 更新了表 A.2。性能和资源利用率 (LatticeXP2)*。 · 更新了表 A.3。性能和资源利用率 (LFE5U)*。
· 一般更新。

修订版 1.4，2018 年 XNUMX 月章节全部

更改摘要
· 增加了对 ECP5 FPGA 系列的支持。 · 更新了文档，添加了新的公司徽标。 · 更新了技术支持信息。

修订版 1.3，2011 年 XNUMX 月章节全部

变更摘要 · 增加了对多个 DSP 行中的乘法器的支持。 · 更改了 LatticeECP3 器件中某些配置的接口时序。

38 从 Arrow.com 下载。

FPGA-IPUG-02043-1.6

修订版 1.2，2010 年 XNUMX 月全部章节
快速信息 IP 核生成和评估

变更摘要 · 增加了对 Diamond 软件的支持。 · 将文档分为几章。增加了目录。 · 增加了快速事实表。 · 增加了新内容。

修订版 1.1，2009 年 XNUMX 月全部章节

变更摘要 · 增加了对 LatticeECP3 FPGA 系列的支持。 · 更新了 ispLEVER 7.2 SP1 的附录。

修订版 1.0，2008 年 XNUMX 月章节全部

变更摘要初始版本。

FIR 滤波器 IP 核用户指南

FPGA-IPUG-02043-1.6

从 Arrow.com 下载。

www.latticesemi.com

文件/资源

LATTICE FPGA-IPUG-02043-1.6 FIR 滤波器 IP 核 [pdf] 用户指南
FPGA-IPUG-02043-1.6 FIR 滤波器 IP 核，FPGA-IPUG-02043-1.6，FIR 滤波器 IP 核，滤波器 IP 核，IP 核，核

参考

用户手册

LATTICE FPGA-IPUG-02043-1.6 FIR 滤波器 IP 核用户指南

FPGA-IPUG-02043-1.6 FIR 滤波器 IP 核

产品信息：

规格：

产品使用说明：

1.简介：

2. 简要事实：

LatticeXP2器件：

LatticeECP3器件：

LatticeECP5器件：

常问问题：

问：FIR 滤波器 IP 核的用途是什么？

问：FIR 滤波器 IP 支持哪些 FPGA 系列
核？

问：哪些设计工具与 FIR 滤波器 IP 兼容
核？

问：FIR 的资源利用要求是什么
在 LatticeECP5 设备上过滤 IP 核？

文件/资源

参考

发表评论

取消回复

FPGA-IPUG-02043-1.6 FIR 滤波器 IP 核

产品信息：

规格：

产品使用说明：

1.简介：

2. 简要事实：

LatticeXP2器件：

LatticeECP3器件：

LatticeECP5器件：

常问问题：

问：FIR 滤波器 IP 核的用途是什么？

问：FIR 滤波器 IP 支持哪些 FPGA 系列 核？

问：哪些设计工具与 FIR 滤波器 IP 兼容 核？

问：FIR 的资源利用要求是什么 在 LatticeECP5 设备上过滤 IP 核？

文件/资源

参考

发表评论

取消回复

问：FIR 滤波器 IP 支持哪些 FPGA 系列
核？

问：哪些设计工具与 FIR 滤波器 IP 兼容
核？

问：FIR 的资源利用要求是什么
在 LatticeECP5 设备上过滤 IP 核？